PAT-NO:

JP401286361A

DOCUMENT-IDENTIFIER: JP 01286361 A

TITLE:

SEMICONDUCTOR DEVICE

PUBN-DATE:

November 17, 1989

INVENTOR-INFORMATION: NAME

MATSUMOTO, YASUHIKO

ASSIGNEE-INFORMATION: NAME

NEC CORP

COUNTRY N/A

APPL-NO:

JP63116103

APPL-DATE: May 12, 1988

INT-CL (IPC): H01L029/72, H01L021/205, H01L021/31, H01L029/78

US-CL-CURRENT: 257/487, 438/365

ABSTRACT:

PURPOSE: To arrange the constitution so that characteristic abnormality such as drop of withstand voltage of a device, etc., may not occur by providing an insulation film formed on the surface of a selected epitaxial layer by a rotary application method.

CONSTITUTION: As is doped to a P type silicon substrate 1 so as to form an N type buried layer 2 and an oxide film 3 is grown at the surface. A window is opened inside the buried layer 2, and a phosphorous doped N type SEG (selective epitaxial growth) area 4 is grown. And an oxide film 5 is grown on the SEG area 4. Next, an insulation film 8 is formed by a rotary application method. Since applied film is formed thick on a \underline{facet} 7 at the corner part of the \underline{SEG} area 4 this way and the entire surface of the SEG area 4 is planed, if boron is implanted by an ion implanting method, uniform base 6 is formed. Hereby, even if impurity is implanted by the ion implanting method, an impurity introduced

layer is formed uniformly to the depth direction inside the selective epitaxial layer, therefore drop of withstand voltage does not occur.

COPYRIGHT: (C)1989,JPO&Japio

2/15/06, EAST Version: 2.0.1.4

⑩日本国特許庁(JP)

① 特許出願公開

⑫公開特許公報(A)

平1-286361

@Int. CL.4 識別記号 庁内整理番号 ❸公開 平成1年(1989)11月17日 H 01 L 29/72 21/205 21/31 8526-5F 7739-5F //33-0r Z -8824-5F Z -8422-5F審査請求 朱請求 請求項の数 1 (全3頁) 29/78 301

50発明の名称 半導体装置

> @特 爾 昭63-116103

22出 願 昭63(1988) 5月12日

70発明 者 松本 唐 彦 東京都港区芝5丁目33番1号 日本電気株式会社内 勿出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

79代 理 人 弁理十 内 陌 晋

発明の名称

半導体装置

特許請求の範囲

半導体蒸板上の絶縁膜の閉口部に選択的に形成 されたエピタキシァル暦表面に回転途布法で形成 された絶縁膜を設けたことを特徴とする半導体装 3

発明の詳細な説明

(産業上の利用分野)

木発明は半導体装置に関し、特に強択エピタキ シャル成長領域を有する半導体装置に関する。 〔従来の技術〕

従来の選択エピタキシァル成長(Selective Epi

taxial Growth 、以下SEGと記す)領域を有す る半導体装置の一つとして、シリコンのSEG領 娘を有するバイポーラトランジスタがある。

第3図(a)、(b)は従来のトランジスタの ベースまで形成した半導体チップの平面図及びB - B′ 線斯面図である。

結晶面が(100)であるP型Si表板1の表 面にAsをドープしてN型の埋込階2を形成し、 この埋込層2の酸化膜厚が1、0μmになるよう にシリコン酸化膜3を成長させる。塊込用2の内 側に窓開けを行い、この中にだけSiが析出す る成長条件でN型のSEG層4を成長させる。 SEG領域4の上に酸化膜5を形成した後、イオ ン注入法により、ホウ素を打ち込み無処理を行 ないベース階6を形成する。さらにエミッタと A 』電極を通常の方法を用いて形成する(図示せ せ).

〔発明が解決しようとする課題〕

上述したSEG領域を有するバイボーラデバイ スでは、長方形のSEG領域4の辺が<100> 方向を向くように配置されているため、SEG僚 城4のコーナー部にファセットと呼ばれる(10 の)面とは異なる成長面7が現われる。このため、 ベースを形成すると、第3図に見られるように、 ファセットアの下のベース層6が埋込層2に近づ くため、N型SEG領域4のコレクタと、P型の ベース層6の間圧が低下するという問題がある。 「課題を解決するための手段」

本発明の半導体装置は、半導体基板上の絶縁限の関口部に選択的に形成されたエピタキシェル層 表面に回転途布法で形成された絶縁膜を設けたも のである。

(実施例)

次に、本発明の実施例について図面を参照して 題明する。

第1回は本発明の第1の突触列の時面図である。 P型シリコン蒸板1にAsをドープしてN型の 型込房2を形成し、表面に酸化限3を成長させる。 埋込層2の内閣に窓開けを行い、厚を1・5 μm、 版状率0・8 Ω comのリンドーアト型 SEC (選 以エピクキシァル成長) 領域 4 を成長させる。選

択エピタキシャル成長は、シリンダータイプの減

圧エピタキシァル成長装置を用いて下記条件でギなった。

{II₂ ペース 50ppm 日₂ 液量 60SLM 成長時圧力 40Torr

このSEG 領域4の上に厚さ200 nmの他化形5を成長させる。次に、独布法を用いて絶縁限を を形成する。本実施何では、シリコン酸化限を月 いた。この強布とリコン技による酸化酸 8 は、ク イ業化合物(RnSi(OH)。-。)が有機形成 に治解したものを表面に同転情布した後、無懸 を行ない、有機溶剤を照中から焼き飛ばしたり、 溶豚氏焼き締めたりすることで得られる。限厚は イ素化合物の濃度や、塩布時の固転数で制御することができう。

こうしてSEG領域4のコーナー部のファセッ

ト7上には厚く陸布測が形成されSEG領域4の 表面全体が平坦になるためイオン注入法でホウ票 を打込むと均一なベース6が形成できる。

第2図(a),(b)は本発明の第2の実施例の平面図及び断面図である。

第2の実験例は、Nチャネル型のMOSトランンスタを作り込んだ例である。ホウ素濃度1×のシッカを作り込んだ例である。ホウ素濃度1、0μmのシリコン酸化限3を設け、選択エッチングしてG 1 を設け、間口部にSEG 領域4を形成する。SEG 領域4を形成する。SEG 領域4を形成する。 次に、ソース・ドレイン領域613を形成する。次に、ソース・ドレインが近く64を形成する。次に、ソース・ドレインが近く7、このままではファセットアの領域でAsがほく入りP型Si 基板1に近づくため、ソース・がぼくレイン領域14を遊板1との窓の附圧が低大下によくといまり、サート酸化関12を形成したの下に類は10実施例との関係に後帯で大口の実施例との場合。そり、5EG 個4全体を平坦にすることにより、

Asのイオン注入によってソース・ドレイン領は 1 4 を形成しても、ファセット7の領域でAsカ 深く入ることがないので、耐圧は低下しない。

(発明の効果)


以上説明したように、本発明は、選択エピタキシャル層表面に回転値布法で形成した絶縁跳平 はけたので、選択エピタキシャル層表面全体が平 まになり、イオン注入法で不統約を行込んでも掲述スピタキシャル層内の深さ方向に対し不能が導入で形形に成されるため、デバイスの耐圧低、等の特性異常は発生しないという効果がある。


図面の簡単な説明

第1回は本発明の第1の実施例の断面回。第2回(a)、(b)は本発明の第2の実施例の平3回及びAへが、終期面回、第3回(a)、(b)は従来のトランジスタのベースはで形成した単分体チップの平面図及びB-B・短筋回図である。1・1・P型S1基板、2・環境図、3・Mを心限、4・SEG膜、5・Mを心膜、6・ベース型、7・

ファセット、8… 酸化原、12…ゲート酸化膜、 13…ゲート電極、14…ソース・ドレイン領域。

代理人 弁理士 內 原 智





2/15/06, EAST Version: 2.0.1.4

第 3 図